Trieu el vostre país o regió.

EnglishFrançaispolskiSlovenija한국의DeutschSvenskaSlovenskáMagyarországItaliaहिंदीрусскийTiếng ViệtSuomiespañolKongeriketPortuguêsภาษาไทยБългарски езикromânescČeštinaGaeilgeעִבְרִיתالعربيةPilipinoDanskMelayuIndonesiaHrvatskaفارسیNederland繁体中文Türk diliΕλλάδαRepublika e ShqipërisëአማርኛAzərbaycanEesti VabariikEuskeraБеларусьíslenskaBosnaAfrikaansIsiXhosaisiZuluCambodiaსაქართველოҚазақшаAyitiHausaКыргыз тилиGalegoCatalàCorsaKurdîLatviešuພາສາລາວlietuviųLëtzebuergeschmalaɡasʲМакедонскиMaoriМонголулсবাংলা ভাষারမြန်မာनेपालीپښتوChicheŵaCрпскиSesothoසිංහලKiswahiliТоҷикӣاردوУкраїна

L'accelerador d'inferència de vora té un ull en els sistemes de visió de megapíxels

L'accelerador Inferx X1 Edge Inference està dissenyat per processar càrregues de treball de visió en temps real que requereix un suport d'ample de banda alt per a models d'aprenentatge profunds que funcionen amb petites mides per lots en temps real. Les càrregues de treball típiques tenen xarxes profundes amb molts mapes de funcions i múltiples tipus d'operadors, explica l'empresa. També poden tenir objectius de precisió model que requereixen l'ús de precisions mixtes, incloses INT8, INT16 i BF16. L'accelerador permet una barreja entre les capes i també està dissenyada per a la mida baixa de latència (processament d'inferència B = 1) normalment requerit per aquestes càrregues de treball.

L'accelerador suporta una arquitectura X86 i ARM i una selecció del sistema operatiu. És compatible amb els tipus d'entrada de càmeres, IR, Ultrasonic i RF sensor i estàndards Ethernet, USB i Wi-Fi.


La matriu de processador dinàmica dinàmica X1 està dissenyada per donar suport a models AI / ML futurs i es reclama a combinar la velocitat i l'eficiència d'un ASIC amb la tecnologia de control de control reconfigurable que FutureProofs ho permet l'adopció i el desplegament de noves tecnologies de models d'inferència a través del camp Actualitzacions. L'arquitectura accelerador permet el suport per processar diversos tipus de dades, incloses les càmeres d'alta resolució.



A més de les unitats de Mac de la matriu del processador i de 12 mbytes de SRAM en xip, l'arquitectura X1 inclou connectivitat a LPDDR4 externs DRAM per al pes del model, la configuració i l'emmagatzematge d'activació interna. També hi ha GEN3 / 4 PCIe per a la connectivitat a un processador amfitrió.

La companyia també ofereix el kit de desenvolupament de programari Inferx Edge Inference amb el model de compilador i programari d'execució. El compilador de models converteix models expressats en tensorflow lite o torschscript i els compila per operar directament a l'accelerador X1. El temps d'execució Inferx controla l'execució del model i el X1 processa el vapor de dades per generar els resultats inferències.