Inferx X1 Edge Inference Accelerator direka untuk memproses masa kerja Visi MPIXEL masa nyata yang memerlukan sokongan jalur lebar yang tinggi untuk model pembelajaran yang mendalam yang beroperasi dengan saiz batch kecil dalam masa nyata. Beban kerja tipikal mempunyai rangkaian yang mendalam dengan banyak peta ciri dan pelbagai jenis pengendali, menerangkan syarikat. Mereka juga mungkin mempunyai sasaran ketepatan model yang memerlukan penggunaan primisi bercampur, termasuk int8, int16 dan bf16. Pemecut membolehkan campuran antara lapisan dan juga direka untuk saiz batch latency yang rendah (pemprosesan inferensi B = 1) yang biasanya diperlukan oleh beban kerja ini.
Pemecut menyokong X86 dan arsitektur Arm dan pilihan OS. Ia menyokong kamera, IR, ultrasonik dan jenis input sensor dan Ethernet, USB dan Wi-Fi memberi isyarat.
Array pemproses Tensor Dynamic X1 direka untuk menyokong model AI / ML yang sedia ada dan masa depan dan diklaim untuk menggabungkan kelajuan dan kecekapan ASIC dengan teknologi logik kawalan yang terkini yang akan memadamkannya dengan membolehkan penerimaan dan penggunaan teknologi inference baru melalui bidang kemas kini. Senibina Accelerator membolehkan sokongan untuk memproses pelbagai jenis data termasuk kamera resolusi tinggi.
Sebagai tambahan kepada unit Mac Array Processor dan 12Mbyte SRAM On-Chip, seni bina X1 termasuk sambungan ke dram LPDDR4 luaran untuk berat model, konfigurasi dan penyimpanan pengaktifan dalaman. Terdapat juga Gen3 / 4 PCIE untuk sambungan ke pemproses tuan rumah.
Syarikat itu juga menawarkan Kit Pembangunan Perisian Inferx Edge Inferx dengan Model Compiler dan Runtime Software. Model compiler menukarkan model yang dinyatakan dalam tensorflow lite atau torschscript dan menyusun mereka untuk beroperasi secara langsung pada pemecut X1. Runtime Inferx mengawal pelaksanaan model dan X1 memproses steam data untuk menghasilkan hasil kesimpulan.