Scegli il tuo paese o regione.

EnglishFrançaispolskiSlovenija한국의DeutschSvenskaSlovenskáMagyarországItaliaहिंदीрусскийTiếng ViệtSuomiespañolKongeriketPortuguêsภาษาไทยБългарски езикromânescČeštinaGaeilgeעִבְרִיתالعربيةPilipinoDanskMelayuIndonesiaHrvatskaفارسیNederland繁体中文Türk diliΕλλάδαRepublika e ShqipërisëአማርኛAzərbaycanEesti VabariikEuskeraБеларусьíslenskaBosnaAfrikaansIsiXhosaisiZuluCambodiaსაქართველოҚазақшаAyitiHausaКыргыз тилиGalegoCatalàCorsaKurdîLatviešuພາສາລາວlietuviųLëtzebuergeschmalaɡasʲМакедонскиMaoriМонголулсবাংলা ভাষারမြန်မာनेपालीپښتوChicheŵaCрпскиSesothoසිංහලKiswahiliТоҷикӣاردوУкраїна

Edge Inference Accelerator ha un occhio sui sistemi di visione di Megapixel

L'acceleratore DeLX X1 Edge DeLecLence è progettato per l'elaborazione di carichi di lavoro di Vision MPIXEL in tempo reale che richiede un elevato supporto per larghezza di banda per modelli di apprendimento profondo che funzionano con dimensioni in tempo reale in tempo reale. I carichi di lavoro tipici hanno reti profonde con molte mappe caratteristiche e diversi tipi di operatori, spiega la società. Possono anche avere obiettivi di accuratezza del modello che richiedono l'uso di precisioni miste, tra cui INT8, INT16 e BF16. L'acceleratore consente un mix tra strati ed è anche progettato per la dimensione del batch a bassa latenza (B = 1 elaborazione di inferenza) in genere richiesta da questi carichi di lavoro.

L'acceleratore supporta un'era X86 e le architetture del braccio e una scelta di sistema operativo. Supporta la fotocamera, i tipi di ingresso del sensore IR, IR, Ultrasonic e RF e gli standard Ethernet, USB e Wi-Fi Comms.


L'array del processore Tensore Tensore X1 è progettato per supportare i modelli AI / ML esistenti e futuri e si rivendica di combinare la velocità e l'efficienza di un ASIC con una tecnologia logica di controllo riconfigurabile che fuoriesce aproviste consentendo l'adozione e l'implementazione delle nuove tecnologie del modello di inferenza Aggiornamenti. L'architettura dell'acceleratore consente il supporto per l'elaborazione di più tipi di dati con fotocamere ad alta risoluzione.



Oltre alle unità Mac dell'array del processore e 12mbyte di On-Chip Sram, l'architettura X1 include la connettività a LPDR4 DRAM esterno per il peso del modello, la configurazione e la memoria di attivazione interna. C'è anche GEN3 / 4 PCIE per la connettività a un processore host.

L'azienda offre anche il kit di sviluppo del software DeLX EDGE INFREENCE con il software del compilatore e del runtime del modello. Il compilatore del modello converte i modelli espressi in TensorFlow Lite o TorschScript e compilarli per funzionare direttamente sull'acceleratore X1. Il runtime DeLX controlla l'esecuzione del modello e X1 elabora il vapore dei dati per generare i risultati dell'inferenza.