Bộ tăng tốc suy luận Inferx X1 Edge được thiết kế để xử lý khối lượng công việc của MPixel Tầm nhìn thời gian thực yêu cầu hỗ trợ băng thông cao cho các mô hình học tập sâu hoạt động với kích thước lô nhỏ trong thời gian thực. Khối lượng công việc điển hình có mạng sâu với nhiều bản đồ tính năng và nhiều loại toán tử, giải thích công ty. Chúng cũng có thể có các mục tiêu độ chính xác mô hình yêu cầu sử dụng các chính xác hỗn hợp, bao gồm Int8, Int16 và BF16. Accelerator cho phép trộn giữa các lớp và cũng được thiết kế cho kích thước lô độ trễ thấp (Xử lý suy luận B = 1) thường được yêu cầu bởi các khối lượng công việc này.
Accelerator hỗ trợ một kiến trúc X86 và ARM và một sự lựa chọn của HĐH. Nó hỗ trợ máy ảnh, IR, siêu âm và các loại đầu vào cảm biến RF và tiêu chuẩn Ethernet, USB và Wi-Fi Comms.
Mảng bộ xử lý Tensor Dynamic X1 được thiết kế để hỗ trợ các mô hình AI / ML hiện có và trong tương lai và được tuyên bố là kết hợp tốc độ và hiệu quả của ASIC với công nghệ logic kiểm soát cấu hình lại, trong đó tương lai bằng cách cho phép nhận con nuôi và triển khai các công nghệ mô hình suy luận mới qua lĩnh vực cập nhật. Kiến trúc Accelerator cho phép hỗ trợ xử lý nhiều loại dữ liệu bao gồm camera độ phân giải cao.
Ngoài các đơn vị Mac của bộ xử lý và 12MBYTE của SRAM trên chip, kiến trúc X1 bao gồm kết nối với DRAM LPDDR4 bên ngoài cho trọng lượng mô hình, cấu hình và lưu trữ kích hoạt nội bộ. Ngoài ra còn có PCIE GEN3 / 4 để kết nối với bộ xử lý máy chủ.
Công ty cũng cung cấp bộ phát triển phần mềm Inferx Edge Inference với trình biên dịch mô hình và phần mềm thời gian chạy. Trình biên dịch mô hình chuyển đổi các mô hình được biểu thị bằng Tensorflow Lite hoặc Torschscript và biên dịch chúng để vận hành trực tiếp trên máy gia tốc X1. Thời gian chạy Inferx kiểm soát việc thực thi mô hình và X1 xử lý hơi dữ liệu để tạo kết quả suy luận.