Accelerator Informacyjny Estrogi InferX X1 jest przeznaczony do przetwarzania obciążeń w czasie rzeczywistym Mpixel Vision, który wymaga dużej przepustowości wsparcia dla modeli głębokich uczenia się, które działają z małymi rozmiarami partii w czasie rzeczywistym. Typowe obciążenia mają głębokie sieci z wieloma mapami funkcji i wieloma typami operatorów, wyjaśnia firmę. Mogą również mieć również cele do dokładności modelu, które wymagają stosowania mieszanych precyzji, w tym INT8, INT16 i BF16. Akcelerator umożliwia mieszankę między warstwami i jest również zaprojektowany do niskiego rozmiaru partii opóźnienia (B = 1 przetwarzanie wnioskowania) zazwyczaj wymagane przez te obciążenia.
Akcelerator obsługuje architektury X86 i ramienia oraz wybór systemu operacyjnego. Obsługuje typy wejściowe czujnika, IR, ultradźwiękowe i RF oraz Ethernet, USB i Wi-Fi Comms Standards.
Dynamiczna tablica procesora Dynamicznego Tensora jest przeznaczona do obsługi istniejących i przyszłych modeli AI / ml i twierdzi, że łączy prędkość i wydajność ASIC z technologią rekonfigurowalnej kontroli logiki, które przyszłości, umożliwiając przyjęcie i wdrażanie technologii nowych wzorców wnioskowania za pośrednictwem pola aktualizacje. Architektura akceleratora umożliwia obsługę przetwarzania wielu typów danych, w tym kamery o wysokiej rozdzielczości.
Oprócz jednostek Mac Array procesora i 12MBYTE On-Chip Sram, architektura X1 zawiera łączność z zewnętrznym DRAM LPDDR4 dla modelu, konfiguracji i wewnętrznego magazynowania aktywacji. Istnieje również GEN3 / 4 PCIE dla łączności z procesorem gospodarza.
Firma oferuje również zestaw programisty oprogramowania Inverx Eng Edge Wniosek z modelowym kompilatorem i oprogramowaniem wykonawczego. Kompilator modelu konwertuje modele wyrażone w Tensorlow Lite lub Torschscript i kompiluje je do pracy bezpośrednio na akcelerator X1. Runtime WEFERX kontroluje wykonanie modelu, a X1 przetwarza dane pary, aby wygenerować wyniki wnioskowania.